

Modulação Digital em VHDL

Comunicação de Dados - Sistemas Reconfiguráveis

Projeto N2 BIM2

NRZ L

Tutorial de Simulação

081230009 Lucas

081230020 Vitor

081230030 Matheus

081230033 Gustavo

SEM1 2026

Pré-Requisitos

Antes de iniciar, certifique-se de que os seguintes itens estão disponíveis:

Item	Requisito
Software	AMD Vivado versão 2025.2
Sistema Operacional	Windows 10/11 Recomendado
Arquivos do projeto	Baixados do repositório GitHub (ver Seção 2)

Download de Arquivos

Os arquivos necessários estão disponíveis no repositório GitHub do trabalho.

São necessários três arquivos:

- Código-fonte: src/NRZ_L.vhd
- Testbench: sim/NRZ_L_tb.vhd
- Constraints (pinos): constraints/nrz_l.xdc

1. Acesse o repositório GitHub do trabalho.
2. Navegue até a pasta nrz_l/ dentro do repositório.
3. Para cada arquivo: clique nele > clique em 'Raw' > Ctrl+S para salvar.

OU baixe o repositório completo como ZIP e extraia a pasta nrz_l/.

Com o AMD Vivado aberto, prossiga para a criação do projeto no Vivado.


Abertura do projeto

Com o Vivado aberto, siga os passos abaixo para criar um novo projeto RTL.

Criação de projeto

Para criar um projeto novo siga seguinte trajetória.

1. Na tela inicial do Vivado, clique em *Create Project*.
2. Na primeira janela do assistente, clique em *Next*.
3. Defina o nome e o diretório de destino do projeto. Clique em *Next*.



1. Selecione RTL Project.

2. Marque a opção “*Do not specify sources at this time*”.

3. Deixe todas as demais opções desmarcadas. Clique em *Next*.

New Project

Project Type
Specify the type of project to create.

☒ **RTL Project**
You will be able to add sources, create block designs in IP Integrator, generate IP, run RTL analysis, synthesis, implementation, design planning and analysis.

☒ **Do not specify sources at this time**

☐ Project is an extensible **Vitis** platform

☐ **Post-synthesis Project**
You will be able to add sources, view device resources, run design analysis, planning and implementation.

☐ Do not specify sources at this time

☐ **I/O Planning Project**
Do not specify design sources. You will be able to view part/package resources.

☐ **Imported Project**
Create a Vivado project from a Synplify Project File.

☐ **Example Project**
Create a new Vivado project from a predefined template.

Next

Na próxima janela, será necessário selecionar qual FPGA você está usando, selecione a opção

xc7a35tcpg236-1

New Project

Default Part
Choose a default AMD part or board for your project.

Parts | Boards

[Reset All Filters](#)

Category: All Package: All Temperature: All

Family: All Speed: All Static power: All

Search: (1 match)


Part	I/O Pin Count	Available IOBs	LUT Elements	FlipFlops	Block RAMs
xc7a35tcpg236-1	236	106	20800	41600	50

Next

Depois

projeto

ar o




Com o projeto criado, agora podemos ir para a próxima parte.

Execução da simulação

Para executar a simulação, siga o passo a passo

1. No painel Flow Navigator (esquerda), localize a seção Simulation.
2. Clique em Run Simulation.
3. No submenu, selecione Run Behavioral Simulation.
4. Aguarde o Vivado compilar os arquivos e abrir o Waveform Viewer.



Visualização de Onda

1. No painel Scope (esquerda do Waveform Viewer), expanda a hierarquia.
2. No painel Objects (abaixo do Scope), localize os sinais disponíveis.
3. Arraste os sinais para o *Waveform*, ou clique com botão direito e selecione Add to Wave Window.

Sinais de interesse:

Nome	Característica
clk	sinal de clock de referência
rst	sinal de reset
data_in	sequência de bits de entrada
nrz_l	sinal modulado de saída (principal)

Resultado esperado

A simulação correta do módulo NRZ-L deve apresentar o seguinte comportamento:

Condição	Comportamento esperado no waveform
rst = 1 (reset ativo)	nrz_l permanece em nível baixo (0), independente da entrada.
rst = 0 bit entrada = 1	nrz_l em nível alto (1) por toda a duração do bit.
rst = 0 bit entrada = 0	nrz_l em nível baixo (0) por toda a duração do bit.
Transição bit 1 → 1	nrz_l mantém nível alto — sem retorno ao zero.
Transição bit 0 → 0	nrz_l mantém nível baixo — sem retorno ao zero.

Compare o sinal nrz_l com data_in bit a bit:

- Bit 1 → nrz_l em nível ALTO por CYCLES_PER_BIT ciclos de clock
- Bit 0 → nrz_l em nível BAIXO por CYCLES_PER_BIT ciclos de clock

Se nrz_l não corresponder ao esperado, verifique se o projeto está apropriadamente configurado

Próximos passos

Com a simulação validada, os próximos documentos a consultar são:

- tutorial_placa.pdf — Como sintetizar, gerar o bitstream e gravar o projeto na FPGA.
- documentacao_projeto.pdf — Diagrama de blocos, descrição interna do circuito e mapeamento de pinos.

Após concluir o projeto NRZ-I, siga para a pasta nrz_I/ e repita o processo para a modulação NRZ-L.